科学研究費補助金 基盤研究(S) 脳型コンピューティング向けダーク・シリコンロジックLSIの基盤技術開発

2.実用的脳型コンピューティング実現に向けた極細粒度パワーゲーティング回路技術

 本研究では、実際に処理を実行している局所部分のみで電力を消費する極細粒度パワーゲーティング機能を、非同期式回路構造に持たせるために、その動作原理を明らかにすると共に、MTJ(Magnetic Tunnel Junction)素子に基づく回路実現と、試作チップによる実証を行います。また、脳型コンピューティングへの応用例として、開発した試作チップによる視覚情報処理システムの構成と評価を行います。これを実現するために、下記のような基本的アイデアを具体化する予定です:

図1 提案のダークシリコン・ロジックLSI の実現イメージ

図1 提案のダークシリコン・ロジックLSI の実現イメージ

(1) 非同期式論理回路の一方式として、シングルトラック非同期回路方式(M. Ferretti, PhD thesis at Univ. of Southern California, USA, 2004 年8 月)が知られています。この方式は、一本の信号線の両端に接続されたゲートの入力側と出力側から、当該信号線をドライブすることで、要求・応答信号を双方向に伝搬させるというアナログ的な動作をするという特徴を持ちます。そのため、人間の脳内のニューロンのモデル化に、より適している回路方式と考えられます。この方式では、原理的に各ゲートに超小型記憶素子を持ちます。これを不揮発記憶素子に置き換え、適切に制御することで、動作中の回路を任意の時点でパワーオン・オフすることが可能となります。不揮発記憶素子としては、書込み遅延・電力、書込み回数、CMOS 親和性を考慮し、磁気トンネル接合(MTJ)素子を使用する予定です。この場合、不揮発記憶素子はCMOS 直上に形成できるので、記憶機能を分散化配置しても回路オーバーヘッドは極めて少ない形で実装できます(図1 参照)。このようなアプローチにより、パワーゲーティング機能を付与した新しい非同期式基本ゲートを考案し、集積回路上で実証する予定です。

(2) 脳型コンピュータの具体的事例として、視覚情報処理の例を取り上げ、その基本回路実現を行い、原理動作を実証する予定です。本研究で使用予定のストカスティック演算では、基本論理演算子のみで脳型視覚処理に必要な複雑な算術演算が記述できる(IEEE Signal Proc. Letters, 2015 掲載済)ため、上記提案手法の実証に適していると考えられます。

 上記の方針に基づき、2016 年度は、ハードウェアコストが少なく、かつ完全非同期制御(遅延仮定不要)が可能な非同期基本論理ゲートの典型例として、シングルトラック回路の不揮発化を試みました。シングルトラック回路には、非同期制御を実行するため、演算機能に加え、状態記憶(トークン)機能が内蔵されています。この内部状態と出力側の状態(出力クリア検出部)により、入力信号をリセット(次の入力信号の取り込み準備)し、自律的(かつ非同期的)に演算を実行する仕組みです。

図2 提案のダークシリコン非同期基本ゲートの基本構成原理

図2 提案のダークシリコン非同期基本ゲートの基本構成原理

 図2 は提案のパワーゲーティング機能付きダークシリコン非同期基本ゲートの構成例です。パワーゲーティング機能を付与するためには、状態記憶回路部に内蔵する記憶機能を不揮発化する、つまり不揮発記憶素子(Nonvolatile storage device; NVD)を用いて実現すれば可能となります。加えて、外部からのパワーゲーティング実行命令(Poff_req)を受け付けた際、電源電圧をオフにする制御信号(Poff_ctrl)を誤動作することなく(トークンを正しく制御して)生成するため、調停器を付与しています。このように、2016 年度はダークシリコン非同期基本ゲートを開発し、その研究成果は、非同期式回路とシステム実現に関する世界最高峰の国際会議ASYNC2017(5 月、米国 サンディエゴ)において発表しました。

Page Top