“Logic Synthesis of Reversible Circuits”

“Logic Synthesis of Reversible Circuits”

開催日:2009年6月2日(火)16:00~
題目:“Logic Synthesis of Reversible Circuits”
講師:Prof. Michael Miller(University of Victoria, Canada)
開催場所:東北大学工学部 情報知能システム総合学科1号館103会議室